位相同期ループ（PLL）検波回路は、信号の位相を追従するための回路です。この技術は、特に通信分野で広く利用されています。PLLは、受信した信号の周波数と位相を検出し、それに基づいて生成された基準信号とを比較します。この比較によって、位相差を検出し、調整を行うことで、信号を復調することができます。
PLLの主な構成要素には、位相検出器、ループフィルタ、及び電圧制御発振器（VCO）が含まれます。位相検出器は、入力信号とVCOからの出力信号の位相差を計算し、その結果をループフィルタに送ります。ループフィルタは、位相検出器からの信号を平滑化し、VCOに対して適切な制御信号を生成します。VCOは、この制御信号に基づいて周波数を調整し、信号の復調を行います。
PLL検波回路は、特に周波数選択性やノイズ耐性に優れているため、デジタル通信やアナログ通信の両方で重要な役割を果たしています。例えば、FMラジオやテレビ放送の受信、無線通信の信号検出などに利用されています。さらに、PLLは、クロック信号の生成や同期、周波数合成器など多岐にわたる応用も持っています。